회사/산업 · 삼성전자 / 공정기술
Q. 반도체 단위공정 별 불량 분석
에치나 데포 공정이 끝난 후 잘 되었는지 공정별로 확인을 진행한다고 들었는데요, 어떤 장비를 어떻게 이용해 어떤 방식으로 불량 확인하는지 알고 싶습니다. 특히 웨이퍼 단위로 확인하는 방법을 알고 싶습니다. 관련 직장 종사자분들의 의견만 받고 싶어요.
2026.07.19
답변 6
- PPRO액티브현대트랜시스코부사장 ∙ 채택률 100%
채택된 답변
반도체 공정이 끝난 후 불량 여부를 확인하는 방법은 공정 단계와 확인 목적에 따라 다릅니다. 웨이퍼 단위에서는 크게 공정 모니터링과 결함 분석 두 가지 관점으로 나눠서 진행한다고 보시면 됩니다. 먼저 식각이나 증착 같은 공정 직후에는 웨이퍼 전체가 정상적으로 처리되었는지 확인하기 위해 계측 장비를 사용합니다. 대표적으로 CD SEM은 패턴의 선폭이나 식각된 깊이 프로파일을 확인하는 데 사용하고, OCD 장비는 빛의 산란 데이터를 이용해 박막 두께와 구조를 비파괴 방식으로 측정합니다. 또한 박막 공정 이후에는 엘립소미터를 이용해 막 두께와 굴절률 등을 확인하고 공정 조건이 목표 범위 안에 들어오는지 판단합니다. 웨이퍼 전체의 결함 확인은 주로 웨이퍼 검사 장비를 사용합니다. 광학 검사 장비는 웨이퍼 표면을 스캔하면서 파티클이나 패턴 이상 같은 결함을 찾아냅니다. 이후 필요하면 리뷰 SEM 장비를 이용해 실제 결함 위치를 확대 분석하고 결함 원인을 파악합니다. 이 과정에서 결함이 특정 장비나 특정 공정 조건에서 반복되는지 확인하는 것이 중요합니다. 또한 전기적 특성 확인도 진행합니다. 웨이퍼 상태에서는 웨이퍼 프로버와 테스트 장비를 이용해 다수의 다이에 전기 신호를 인가하고 수율 데이터를 확인합니다. 대표적으로 웨이퍼 테스트에서는 트랜지스터 특성 누설 전류 문턱전압 등을 측정해 공정 편차나 불량 여부를 판단합니다. 다만 모든 공정 후에 모든 검사를 동일하게 하는 것은 아닙니다. 양산에서는 공정 비용과 시간을 고려해 핵심 공정마다 인라인 계측을 배치하고 SPC 관리 기준을 통해 이상 여부를 판단합니다. 예를 들어 식각 공정이라면 CD 변화 식각량 프로파일 파티클 증가 여부 등을 중점적으로 보고 증착 공정이라면 막 두께 균일도와 결함 발생 여부를 주로 확인합니다. 결국 웨이퍼 단위 불량 확인은 하나의 장비로 판단하는 것이 아니라 계측 장비와 검사 장비 그리고 전기적 테스트 데이터를 종합해 공정 이상 여부를 판단하는 방식입니다. 공정기술이나 양산기술 직무에서는 이런 데이터를 기반으로 이상 발생 시 원인 공정을 찾고 조건을 조정하는 업무를 수행하게 됩니다.
안경공대남삼성전자코부사장 ∙ 채택률 64% ∙일치회사채택된 답변
반도체 공정에서는 에칭이나 증착 같은 주요 공정이 끝날 때마다 모든 웨이퍼를 하나하나 검사하는 것은 아니고, 공정 특성에 따라 계측(Measurement)과 검사(Inspection)를 병행합니다. 예를 들어 막 두께는 Ellipsometer(타원계), CD(Critical Dimension)는 CD-SEM, 오버레이는 Overlay 측정 장비, 표면 파티클이나 패턴 이상은 광학 검사장비(KLA 계열 등) 또는 E-beam Inspection 장비를 사용해 확인합니다. 공정마다 관리해야 하는 항목이 다르기 때문에 사용하는 장비도 달라집니다. 웨이퍼 단위로 확인하는 방법은 보통 Wafer Map을 활용합니다. 검사 장비가 웨이퍼 전체를 스캔하여 결함 위치를 좌표 형태로 저장하고, 이를 맵으로 표시합니다. 이후 특정 장비에서만 동일 위치에 결함이 반복되거나 특정 영역(센터, 엣지, 한 방향 등)에 집중되는 패턴이 나타나면 장비 이상인지, 레시피 문제인지, 공정 조건 문제인지 분석합니다. 또한 최종 전기적 검사(E-Test, PCM)나 Wafer Sort 결과와 Inspection 데이터를 서로 매칭하여 어느 공정에서 불량이 발생했는지 역추적하는 경우도 많습니다. 단순히 불량 개수만 보는 것이 아니라 결함의 위치, 형태, 발생 패턴, 공정 이력을 함께 분석하는 것이 핵심입니다. 실제 현업에서는 SPC 관리와 Wafer Map 분석을 통해 이상 징후를 먼저 감지하고, 필요하면 SEM 단면 분석이나 FIB, TEM 등의 정밀 분석을 추가로 진행해 원인을 규명하는 경우도 많습니다.
댓글 1
공공부하기싫으면취업찾아봄작성자2026.07.19
Wafer Map을 활용할 때는 이미 결측이 발견된 die를 표시해두고 스캔하는 방식인가요? 아니면 다른 스캔방식이 있을까요?
- 탁탁기사삼성전자코사장 ∙ 채택률 77% ∙일치회사
채택된 답변
일단 에치이후에는 adi나 aci등의 측정을 하는게 기본입니다. 위에부터 막을 strip하며 깎아내는데 첨부터 잘못깎여있으면 반도체는 더깎는건 가능해도 더깎인거 다시원복은 불가합니다. 그래서 cd sem과 같은 장비를 통해 계측산포를 보고 이 산포도 웨이퍼마다 제품마다 동일공정을 써도 모두다르게찍히는데 미세산포면 가지고가고 그런느낌입니다. 데포또한 검사기등을 이용해 데포이후에 이상defect이 생기진않았는지 확인하고 코팅전후도 그렇구요 ㅎ 포토 코팅 및 디벨롭 이후 디펙들 많이나옵니다. 스핀rpm을 돌려서 pr공정이 진행되기때문이죠.. 그리고 설비 내 유압, 가스 , 압력 이런것등 모두가 디펙이나 cd 품질에 영향을 주므로 아주미세한 하나만뒤틀려도 웨이퍼가 다 전사되고 그렇습니다. 이러한 일을 하는게 공정기술쪽이라 이슈도많고 교대이고 힘듭니다. 도움이되셨다면 채택한번 해주시면 감사해요!
- 33분커리er삼성전자코이사 ∙ 채택률 49% ∙일치회사직무
공정별로 다르지만 보통 두께, rs, Defect 계측기를 확인하는게 가장 다수이고 일반적이고 계측기 대수도 많습니다 변경점이 있을때와 혹은 주기적으로 계측합니다 도움되셨다면 채택 부탁드립니다
합격 메이트삼성전자코부사장 ∙ 채택률 78% ∙일치회사멘티님. 안녕하세요. 반도체 단위공정 직후에는 웨이퍼 표면의 파티클이나 패턴 결함을 잡기 위해 광학식 및 전자선(이비엠) 계측 장비를 활용합니다. 에치 공정 후에는 CD-SEM을 이용해 미세 패턴의 크기를 웨이퍼 단위로 측정하며 데포 공정 후에는 박막 두께 측정 장비로 께께 균일도를 확인합니다. 웨이퍼 맵을 통해 불량의 분포 특징을 파악하면 특정 장비의 이상 유무나 공정 흐름의 문제점을 빠르게 진단할 수 있습니다. 수집된 다량의 계측 데이터와 수율의 상관관계를 통계적으로 종합 분석하여 불량의 원인을 파악하고 공정 조건을 제어합니다. 응원하겠습니다.
댓글 1
공공부하기싫으면취업찾아봄작성자2026.07.19
Wafer Map을 활용할 때는 이미 결측이 발견된 die를 표시해두고 스캔하는 방식인가요? 아니면 다른 스캔방식이 있을까요?
- 메메에모리삼성전자코상무 ∙ 채택률 48% ∙일치회사
각 공장 스텝별로 공정이 얼마나 잘 이루어 졌는지에 대한 내부 가이드라인이 있습니다.
함께 읽은 질문
Q. 공정기술 스펙
안녕하십니까. 공정기술 직무 희망하는 인서울 하위권 전자공학과 재학중인 학생입니다. 현재 3학년 1학기까지 마쳤고, 성적은 전공 학점 4.425입니다. 이번에 반도체 랩실(NAND FLASH) 학부 연구생에 지원하였고, 7월 말에 spta 공정실습 예정입니다. 학점을 제외하면 제가 가진 스펙이랄 게 딱히 없어서 걱정입니다. 방학 중에 영어 공부, 파이썬을 활용한 데이터 분석 강의 수강, 반도체 관련 논문 공부 이 세 가지 +학부 연구생 활동에 중점을 둘 생각인데, 앞으로 제가 쌓아야 할 스펙과 방향성을 잘 모르겠어 질문드립니다. 멘토님들의 조언 부탁드립니다.
Q. 반도체 패키징 공정기술 직무 방향성 질문입니다
안녕하십니까 지거국 고분자공학과 4학년 학생입니다 이번 하반기 취업을 목표로 준비하면서 멘토님들께 현재까지의 제 경험과 추가할 내용에 대한 피드백을 받고자 질문드립니다. 지금까지 쌓아온 경험입니다. 학업 전체학점 4.01/4.5 + 반도체융합전공 부전공 자격증 위험물산업기사 / 위험물기능사 / 컴퓨터활용능력 2급 / ADsP 어학 토익스피킹 AL / 토플 90 수상내역 고분자신기술경연대회 최우수상 - 고분자 물성 분석을 통한 비료코팅 SW 문제해결경진대회 우수상 반도체실전문제프로젝트 최우수상 - 광학기반 다층박막 두께분석 직무 경험 연구실 학부연구생 2개월 - 액체금속 이용한 패키징 소재 개발 과정 참여 대학교 연계 패키징 공정 직무교육 5주 대학교 반도체 공정 캠프 수료 대외활동 삼성드림클래스 대학생 멘토 2년 LS 드림사이언스클래스 대학생 멘토 교육청등록 학원 국어강사 3년 어떤 부분이 추가되면 이번 하반기를 노려볼 수 있을지 궁금합니다!
Q. 반도체 RTL 전문가 양성 4주 집중과정
저는 반도체 공정이나 품질 엔지니어쪽으로 진로를 생각했는데 (반도체가 아닌 자동차 산업군도 생각중이긴 합니다.) 이번 4학년 여름방학에 인턴을 떨어져 교육이라도 듣고자 뒤늦게 모집중이던 위의 오프라인 교육에 신청하였습니다. 근데 제가 회로 설계 엔지니어쪽과는 진로 방향과 맞지 않는 것 같습니다. 그럼에도 불구하고 일단 시야를 넓히고 그나마 인턴이 아닌 방학을 의미있게 보내보고자 위 프로그램에 참여하는 게 맞을까요? 대략적인 프로그램 개요는 아래와 같습니다. 1. 설계 필수 전공 심화 이론 2. Verilog HDL 설계 실습 3. FPGA 개념 이해 및 실습 4. FPGA 심화 실습 (Interface 실습) 5. RTL 설계 프로젝트 실습
궁금증이 남았나요?
빠르게 질문하세요.